

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ
**«БЕЛГОРОДСКИЙ ГОСУДАРСТВЕННЫЙ НАЦИОНАЛЬНЫЙ
ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ»**
(Н И У « Б е л Г У »)

ИНСТИТУТ ИНЖЕНЕРНЫХ И ЦИФРОВЫХ ТЕХНОЛОГИЙ

Кафедра информационных и робототехнических систем

**СИНТЕЗ ПЕРЕСЧЕТНОГО УСТРОЙСТВА 14-5-9-7-0-4-3-8-10-6-2-12-1-13
НА JK ТРИГГЕРАХ 74S112**

Курсовая работа(проект)
по дисциплине «Функциональные компоненты цифровых систем»
студента очной формы обучения
направления подготовки (специальности) 12.03.04
«Биотехнические системы и технологии»
2 курса группы 12002111
Плеховой Анны Александровны

Научный руководитель:
К.Т.Н., доцент
(степень, должность)
Шамраев А.А.
(Ф.И.О. руководителя)

БЕЛГОРОД 2023

ПЛАН КУРСОВОЙ РАБОТЫ

По дисциплине «Функциональные компоненты цифровых систем»

на тему: «Синтез пересчетного устройства 14-5-9-7-0-4-3-8-10-6-2-12-1-13

на JK триггерах 74S112»

- 1) Построение пересчетного устройства ПСУ, реализующего последовательность сигналов управляющего устройства по заданному заданию.
- 2) Построение схемы дешифратора выходного состояния, который преобразует выходной код пересчётного устройства в n-разрядный унитарный позиционный код.
- 3) Построение схемы управляющего генератора и данного по варианту триггера, расчёт элементов схемы.
- 4) Моделирование разработанных схем.
- 5) Сбор из построенных блоков пересчётного устройства.
- 6) Тестирование пересчётного устройства в программной среде.

Исполнитель:



Плекова А.А

Содержание

1. Техническое задание на проектирование	3
1.1. Цель и содержание курсовой работы	3
1.2. Вариант индивидуально задания для моделирования разработанного устройства.....	3
1.3. Модель устройства	5
2.Синтез управляющего устройства (УУ).....	8
2.1 Синтез пересчетного устройства (ПСУ).....	8
2.1.1 Порядок синтеза.....	8
2.1.2 Временные диаграммы.....	16
2.2 Синтез дешифратора выходных состояний ПСУ	16
2.2.1 Порядок синтеза.....	17
2.2.2 Временные диаграммы сигналов дешифратора	20
2.3 Синтез управляющего генератора.....	21
2.3.1 Расчет времязадающей цепи генератора импульсов.....	21
2.3.2 Временные диаграммы выходного сигнала таймера	24
3. Результаты синтеза устройства управления.....	28
3.2 Временные диаграммы сигналов устройства управления	29
3.3 Работа схемы	30
Заключение	34
Список литературы	35

1. Техническое задание на проектирование

1.1. Цель и содержание курсовой работы

Целью курсовой работы является углубление знаний студентов, изучающих дисциплину «Цифровая схемотехника» по разделу «Функциональные узлы цифровых устройств».

Курсовая работа предусматривает разработку схем управляющего устройства (УУ) в виде цифрового автомата, реализующего микропрограммный принцип построения:

«одно состояние – одна микрокоманда».

В ходе выполнения курсовой работы необходимо:

- по заданным исходным данным (индивидуальный вариант) осуществить синтез синхронного ПСУ), реализующего требуемую последовательность внутренних состояний УУ;
- выполнить синтез дешифратора (DC), формирующего управляющие сигналы $u_i(t)$;
- разработать принципиальные схемы управляемого генератора (G), RS-триггера (T), дифференцирующей цепи и выполнить электрический расчет элементов разработанных принципиальных схем;
- произвести моделирование разработанных схем на ЭВМ;
- результаты выполнения курсовой работы оформить в виде пояснительной записки.

1.2. Вариант индивидуального задания для моделирования разработанного устройства

Номер варианта. 14

Тип ПСУ..... синхронный с параллельным переносом

Модуль счета ПСУ	14
Последовательность счета.....	14-5-9-7-0-4-3-8-10-6-2-12-1-13
Тип триггеров, задаваемый для реализации.....	JK (74S112)
Тип дешифратора (DC) состояний ПСУ	DC 4/14(4/15)
Выходной код	
DC.....	Унитарный
Тип логики, задаваемой для реализации схемы.....	ТТЛ
Управляемый генератор (GN).....	на базе ИМС
Параметры управляющих сигналов:	
- длительность.....	0,28с
- период повторения.....	0,72с
- амплитуда.....	уровень ТТЛ
Индикация:	
- выходных состояний ПСУ	цифровая (шестнадцатеричный код)
- управляющих сигналов.....	светодиоды (probes)

1.3. Модель устройства

Устройство представляет собой цифровой автомат, генерирующий последовательность состояний через равные промежутки времени с дополнительными блоками, обеспечивающими его включение, отключение по окончании цикла, начальную установку, тактирование и индикацию.




Рис.1.1. Структурная схема управляющего автомата

Устройство снабжено дешифратором микрокоманд, выходы которого активируются при установлении соответствующего состояния цифрового автомата.

Обратимся к модели устройства (общей схеме) рис.1.2.

CLOCK. Переключение происходит по заднему фронту (спаду) входного сигнала. В блок входит 4 JK – триггера, переключение происходит синхронно, таким образом, что все выходы триггеров меняют свое состояние практически одновременно.

Кроме входов предустановки и тактирования имеются информационные входы триггеров J_i : $IJ0 - IJ3$ и K_i : $IK0 - IK3$.

Выходные сигналы блока JK_COUNTER – это сигналы состояний его триггеров – прямые $IQ0 - IQ3$ и инверсные $_IQ0 - _IQ3$.

2. Синтез управляющего устройства (УУ)

2.1. Синтез пересчетного устройства (ПСУ)

2.1.1 Порядок синтеза

Входные состояния (с учетом состояния останова)




Рис.2.1. Граф выходных состояний ПСУ.

Количество триггеров $N = \lceil \log_2 A_{\max} \rceil = \lceil \log_2 (14 + 1 (\text{состояние «стоп»}) \rceil = 4$.

Ввиду того, что предписываемый базовый триггер 74S112 – это JK – триггер, для удобства заполнения таблицы состояний приведем таблицу переходов триггера

переход	J	K
0	0	x
1	x	0
0->1	1	x
1->0	x	1

N	Q ₃	Q ₂	Q ₁	Q ₀	F ₃	F ₂	F ₁	F ₀	J ₃	K ₃	J ₂	K ₂	J ₁	K ₁	J ₀	K ₀
14	1	1	1	0	1->0	1	1->0	0->1	x	1	x	0	x	1	1	x
5	0	1	0	1	0-	1-	0	1	1	x	x	1	0	x	x	0

					>1	>0										
9	1	0	0	1	1- >0	0- >1	0- >1	1	x	1	1	x	1	x	x	0
7	0	1	1	1	0	1- >0	1- >0	1- >0	0	x	x	1	x	1	x	1
0	0	0	0	0	0	0- >1	0	0	0	x	1	x	0	x	0	x
4	0	1	0	0	0	1- >0	0- >1	0- >1	0	x	x	1	1	x	1	x
3	0	0	1	1	0- >1	0	1- >0	1- >0	1	x	0	x	x	1	x	1
8	1	0	0	0	1	0	0- >1	0	x	0	0	x	1	x	0	x
10	1	0	1	0	1- >0	0- >1	1	0	x	1	1	x	x	0	0	x
6	0	1	1	0	0	1- >0	1	0	0	x	x	1	x	0	0	x
2	0	0	1	0	0- >1	0- >1	1- >0	0	1	x	1	x	x	1	0	x
12	1	1	0	0	1- >0	1- >0	0	0- >1	x	1	x	1	0	x	1	x
1	0	0	0	1	0- >1	0- >1	0	1	1	x	1	x	0	x	x	0
13	1	1	0	1	1	1	0- >1	1	x	0	x	0	1	x	x	0
15 *	1	1	1	1	1	1	1	1- >0	x	0	x	0	x	0	x	1
14	1	1	1	0												

Таблица 1. Таблица выходных состояний ПСУ Q3...Q0, входов триггеров J3...J0, K3...K0, функций переходов FQ3...FQ0.

Входные СДНФ сигналы триггеров запишем упрощенно ввиду их громоздкости.

Упрощение касается способа записи состояний: вместо $Q3*Q2*Q1*Q0$ запишем десятичное число, равное $8*Q3+4*Q2+2*Q1+Q0$, например, кодовой комбинации $Q3*\bar{Q}2*Q1*Q0=1011$ соответствует число 11.

$$J3=5+3+2+1,$$

$$J_2 = 9 + 0 + 10 + 2 + 1,$$

$$J_1 = 9 + 4 + 8 + 13,$$

$$J_0 = 14 + 4 + 12,$$

$$K_3 = 14 + 9 + 10 + 12,$$

$$K_2 = 5 + 7 + 4 + 6 + 12,$$

$$K_1 = 14 + 7 + 3 + 2,$$

$$K_0 = 7 + 3 + 15.$$

Минимизация СДНФ с использованием Карт Карно.

Ввиду большого числа состояний и во избежание путаницы при заполнении карт Карно, построим заготовку карт, вписав в ее ячейки номера состояний, соответствующих комбинации логических сигналов.

Условимся также закрашивать ячейки, соответствующие строго «1» красным цветом, а ячейки, соответствующие строго «0» - синим. Ячейки, для которых состояние безразлично (т.е. «х»), оставим не закрашенными и будем считать, что они могут иметь значение «1», т.е. их можно объединять с «красными» ячейками.

Тогда задача минимизации включает построение минимального числа допустимых прямоугольных контуров наибольшей площади, которые включают все «красные» ячейки и не включают ни одной «синей».

Построим МДНФ для этих функций.

J3		Q1	$\overline{Q1}$	Q1	
		Q0	$\overline{Q0}$		
Q3	Q2	15	13	12	14
$\overline{Q3}$		7	5	4	6
	$\overline{Q2}$	3	1	0	2
Q3		11	9	8	10

Рис. 2.2. Карта Карно J3.

J2

		Q1	$\overline{Q1}$	Q1
		Q0		$\overline{Q0}$
Q3	Q2	15	13	12
$\overline{Q3}$	$\overline{Q2}$	7	5	4
Q3	Q2	3	1	0
$\overline{Q3}$	$\overline{Q2}$	11	9	8

Рис. 2.3. Карта Карно J2.

J1

		Q1	$\overline{Q1}$	Q1
		Q0		$\overline{Q0}$
Q3	Q2	15	13	12
$\overline{Q3}$	$\overline{Q2}$	7	5	4
Q3	Q2	3	1	0
$\overline{Q3}$	$\overline{Q2}$	11	9	8

Рис. 2.4. Карта Карно J1.

J0

		Q1	$\overline{Q1}$	Q1
		Q0		$\overline{Q0}$
Q3	Q2	15	13	12
$\overline{Q3}$	$\overline{Q2}$	7	5	4
Q3	Q2	3	1	0
$\overline{Q3}$	$\overline{Q2}$	11	9	8

Рис. 2.5 Карта Карно J0.

K3

		Q1	$\overline{Q1}$	Q1
		Q0		$\overline{Q0}$
Q3	Q2	15	13	12
$\overline{Q3}$	$\overline{Q2}$	7	5	4
Q3	Q2	3	1	0
$\overline{Q3}$	$\overline{Q2}$	11	9	8

Рис 2.6. Карта Карно K3.

K2

		Q1	$\overline{Q1}$	Q1
		Q0		$\overline{Q0}$
Q3	Q2	15	13	12
$\overline{Q3}$	$\overline{Q2}$	7	5	4
Q3	Q2	3	1	0
$\overline{Q3}$	$\overline{Q2}$	11	9	8

Рис 2.7. Карта Карно K2.

		K1	
		Q1	$\overline{Q1}$
		Q0	$\overline{Q0}$
Q3	Q2	15	13
$\overline{Q3}$	$\overline{Q2}$	7	5
Q3	Q2	3	1
$\overline{Q3}$	$\overline{Q2}$	11	9

Рис 2.8. Карта Карно K1.

		K0	
		Q1	$\overline{Q1}$
		Q0	$\overline{Q0}$
Q3	Q2	15	13
$\overline{Q3}$	$\overline{Q2}$	7	5
Q3	Q2	3	1
$\overline{Q3}$	$\overline{Q2}$	11	9

Рис 2.9. Карта Карно K0.

При этом сразу же применим правила де Моргана для преобразования ЛФ к виду, пригодному для построения схемы на базе элементов «И-НЕ».

$$J3 = \overline{Q1} * Q0 + \overline{Q2} * Q1 = \overline{\overline{\overline{Q1} * Q0 + \overline{Q2} * Q1}} = \overline{\overline{Q1} * Q0 * \overline{Q2} * Q1},$$

$$J2 = \overline{Q1} * Q0 + Q1 * \overline{Q0} + \overline{Q3} * \overline{Q1} = \overline{\overline{\overline{\overline{Q1} * Q0 + Q1 * \overline{Q0} + \overline{Q3} * \overline{Q1}}}} = \overline{\overline{Q1} * Q0 * Q1 * \overline{Q0} * \overline{Q3} * \overline{Q1}}$$

$$J1 = Q3 * Q0 + Q3 * \overline{Q2} + \overline{Q3} * Q2 * \overline{Q0} = \overline{\overline{\overline{Q3 * Q0 + Q3 * \overline{Q2} + \overline{Q3} * Q2 * \overline{Q0}}}} = \overline{\overline{Q3 * Q0 * Q3 * \overline{Q2} * \overline{Q3} * Q2 * \overline{Q0}}}$$

$$J0 = Q0 + Q3 * Q2 + Q2 * \overline{Q1} = \overline{\overline{\overline{Q0 + Q3 * Q2 + Q2 * \overline{Q1}}}} = \overline{\overline{Q0 * \overline{Q3} * \overline{Q2} * Q2 * \overline{Q1}}}$$

$$K3 = Q2 * \overline{Q0} + \overline{Q2} * Q0 + Q1 * \overline{Q0} = \overline{\overline{\overline{Q2 * \overline{Q0} + \overline{Q2} * Q0 + Q1 * \overline{Q0}}}} = \overline{\overline{Q2 * \overline{Q0} * \overline{Q2} * Q0 * Q1 * \overline{Q0}}}$$

$$K2 = \overline{Q3} + \overline{Q1} * \overline{Q0} = \overline{\overline{\overline{\overline{Q3} + \overline{Q1} * \overline{Q0}}}}} = \overline{\overline{Q3 * \overline{Q1} * \overline{Q0}}}$$

$$K1 = \overline{Q3} * Q0 + \overline{Q3} * \overline{Q2} + Q3 * Q2 * \overline{Q0} = \overline{\overline{\overline{\overline{\overline{Q3} * Q0 + \overline{Q3} * \overline{Q2} + Q3 * Q2 * \overline{Q0}}}}}} = \overline{\overline{\overline{Q3 * Q0 * \overline{Q3} * \overline{Q2} * Q3 * Q2 * \overline{Q0}}}}$$

$$K0 = Q1.$$

Комбинационная логика цифрового автомата представлена блоками LOGIC_J и LOGIC_K. Это комбинационные схемы, реализующие таблицы истинности для входов триггеров J0 – J3 и K0 – K3 как функции состояния триггеров Q0 – Q3 (или их инверсных значений $\bar{Q}0 - \bar{Q}3$).

Очевидно, что это 4 триггера JK – типа с общими входами тактирования и предустановки в «1». Предустановка в «0» не предусмотрена (заблокирована неактивным уровнем «1» на входах).

Схема блока LOGIC_J представлена ниже.




Рис 2.10. Функциональная схема блока LOGIC_J.

Блок LOGIC_K построен на базе элементов «2И-НЕ» и «3И-НЕ» без обратных связей (т.е. реализует 4 логических функции от 4 входных логических переменных и не имеет элементов, сохраняющих состояние).

Схема блока LOGIC_K представлена ниже.




Рис 2.11. Функциональная схема блока LOGIC_K.

Она состоит из тех же элементов и также реализует 4 логических функции. Заметим, что функция K0 тривиальна: $K0=Q1$.

Назначение блоков LOGIC_J и LOGIC_K – формировать такие сигналы J0 – J3 и K0 – K3, которые реализуют переключение из текущего состояния в следующее в зависимости от состояния триггеров Q0 – Q3 и в соответствии с законом переключения цифрового автомата.

Триггерные устройства объединяем в блок JK_COUNTER




Рис 2.12. Функциональная схема блока JK_COUNTER.

Соединив соответствующие блоки с помощью шин, получаем схему ПСУ




Рис 2.13. Функциональная схема ПСУ для наблюдения переключения состояний.

Последовательность этих состояний такова (16-ричные цифры):

Fh→Eh→5h→9h→7h→0h→4h→3h→8h→Ah→6h→2h→Ch→1h→Dh→Fh→...

Текущее состояние автомата отображает 7-сегментный цифровой индикатор U5. Кроме того, в устройстве имеется блок дешифратора DC4_15, который содержит 4 прямых IX0 – IX3 и 4 инверсных _IX0 - _IX3 информационных входа и 15 выходов, соответствующих допустимым состояниям автомата (выход «11» = 0Bh не предусмотрен, т.к. это состояние недопустимо).

Отметим, что состояние «15» = 0Fh – это начальное (конечное) состояние автомата.

2.1.2 Временные диаграммы

Для снятия временных диаграмм несколько видоизменим схему, как показано на рисунке ниже. Увеличим тактовую частоту до 1 кГц, уберем ненужные индикаторы и снабдим схему логическим анализатором.




Рис 2.14. Видоизмененная схема для снятия временных диаграмм.




Рис 2.15. Временные диаграммы сигнала синхронизации CLK и выходных сигналов JK-триггеров Q3...Q0

2.2 Синтез дешифратора выходных состояний ПСУ

2.2.1 Порядок синтеза

Таблица состояний дешифратора

	X 3	X 2	X 1	X 0	Y 15	Y 14	Y 13	Y 12	Y 10	Y 9	Y 8	Y 7	Y 6	Y 5	Y 4	Y 3	Y 2	Y 1	Y 0
14	1	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0
5	0	1	0	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0
9	1	0	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
7	0	1	1	1	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0
0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
4	0	1	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0	0
3	0	0	1	1	0	0	0	0	0	0	0	0	0	0	0	1	0	0	0
8	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0
10	1	0	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
6	0	1	1	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0
2	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0	0
12	1	1	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0
13	1	1	0	1	0	0	1	0	0	0	0	0	0	0	0	0	0	0	0
15*	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Минимизация СДНФ с использованием Карт Карно

Очевидно, что СДНФ для каждого выхода состоит из одного термина, т.к. логическая функция (ЛФ) принимает значение «1» при единственной комбинации входных сигналов. В этот единственный терм входят все переменные, либо, по крайней мере, 3 из 4 (либо прямые, либо инверсные), т.к. из 16 возможных комбинаций в 15 комбинациях значения ЛФ определены. Остается 1 комбинация ($11_{10}=1011_2$), которая занимает в таблице 1 ячейку (т.е. соответствует терму, состоящему из произведения всех 4 входных логических переменных).

Очевидно, что ячейка «11» может быть объединена с одной из ячеек: «3», «9», «10» и «15». Соответствующие ЛФ выходов дешифратора будут определяться терминами, состоящими из 3 переменных.

Доопределим отсутствующее состояние 11 до единицы.

Y3		Q1	Q1'	Q1				Y9		Q1	Q1'	Q1	
		Q0		Q0'						Q0		Q0'	
Q3	Q2	15	13	12	14			Q3	Q2	15	13	12	14
Q3'		7	5	4	6			Q3'		7	5	4	6
	Q2'	3	1	0	2				Q2'	3	1	0	2
Q3		11	9	8	10			Q3		11	9	8	10

Рис. 2.16. Карты Карно для ЛФ выходов Y3 и Y9.

Y10		Q1	Q1 [̄]	Q1					Y15	Q1	Q1 [̄]	Q1		
		Q0		Q0 [̄]						Q0		Q0 [̄]		
Q3	Q2	15	13	12	14				Q3	Q2	15	13	12	14
Q3 [̄]		7	5	4	6			Q3 [̄]	7		5	4	6	
		3	1	0	2				3		1	0	2	
Q3	Q2 [̄]	11	9	8	10				Q3	Q2 [̄]	11	9	8	10

Рис. 2.17. Карты Карно для ЛФ выходов Y10 и Y15.

Остальные ЛФ будут определяться термами, состоящими из 4 переменных, т.е. минимизация соответствующих ЛФ невозможна. Поэтому термы ЛФ остальных выходов строго соответствуют двоичным представлениям соответствующих чисел (например, $Y14 = Q3 * Q2 * Q1 * \overline{Q0}$).

МДНФ ЛФ имеют вид

$$Y3 = \overline{Q2} * Q1 * Q0 = \overline{\overline{Q2} * Q1 * Q0}$$

$$Y9 = Q3 * \overline{Q2} * Q0 = \overline{\overline{Q3 * \overline{Q2} * Q0}}$$

$$Y10 = Q3 * \overline{Q2} * Q1 = \overline{\overline{Q3 * \overline{Q2} * Q1}}$$

$$Y15 = Q3 * Q1 * Q0 = \overline{\overline{Q3 * Q1 * Q0}}$$

Остальные ЛФ состоят из 4 переменных, например,

$$Y5 = \overline{Q3} * Q2 * \overline{Q1} * Q0 = \overline{\overline{\overline{Q3} * Q2 * \overline{Q1} * Q0}}$$

Для синтеза логического устройства ДС используем МДНФ.

Дешифратор построен по принципу «одно состояние – один активный

выход», поэтому каждому выходу соответствует один минтерм его таблицы истинности. Поскольку имеется набор входных переменных и их инверсных значений, дополнительные инверторы на входах не понадобились.




Рис 2.18. Функциональная схема блока DC.

Дешифратор – комбинационная схема, построенная на базе элементов «3И-НЕ», «4И-НЕ» и инверторов («НЕ»).

2.2.2 Временные диаграммы сигналов дешифратора

Для снятия временных диаграмм дешифратора построим схему, показанную на рисунке ниже.





Рис. 2.19. Схема для снятия временных диаграмм дешифратора.






Рис 2.20. Временные диаграммы входных X3...X0 и выходных Y15...Y0 сигналов дешифратора («11» – запрещенное состояние).

2.3 Синтез управляющего генератора

2.3.1 Расчет времязадающей цепи генератора импульсов

В качестве генератора импульсов выбираем нестандартную схему мультивибратора на базе таймера LM555 (NE555, хх555). Выбор нестандартной схемы обусловлен тем, что длительность импульса меньше половины периода. Импульс формируется во время заряда конденсатора, который происходит дольше, чем его разряд через меньшее сопротивление резистора. Поэтому включим в схему диод, который обеспечит большую длительность разряда.




Рис 2.21. Схема генератора импульсов на интегральном таймере 555 с рассчитанными значениями элементов времязадающих цепей (расчет см. ниже).

Результат элементов времязадающей цепи таймера

$$T1 = R_{\text{заряд}} * C * \ln \left(\frac{U_{\text{начальное}}}{U_{\text{порога}}} \right)$$

Примем допустимые сопротивления резисторов порядка 50-100 кОм.

Выберем емкость конденсатора равной 10 мкФ из соображений $R * C$ – величина порядка периода (т.е. 0.5 – 1 с).

Напряжение питания $E=5$ В.

Пусть в среднем прямое падение напряжения на открытом диоде равно $\Delta U=0.5$ В.

Тогда

$$R_{\text{заряд}} = \frac{T1}{C * \ln \left(\frac{2 * \frac{1}{3} * E - \Delta U}{\frac{1}{3} * E - \Delta U} \right)} \approx \frac{0.28}{10 * 10^{-6} * 0.89} \approx 32 * 10^3 \text{ Ом} = 32 \text{ кОм}$$

$$R_{\text{разряд}} = \frac{T - T_1}{C * \ln \left(\frac{2 * \frac{1}{3} * E}{\frac{1}{3} * E} \right)} \approx \frac{0.72 - 0.28}{10 * 10^{-6} * 0.69} \approx 63 * 10^3 \text{ Ом} = 63 \text{ кОм}$$


Поскольку расчет носит приблизительный характер, выберем сопротивление зарядного резистора примерно 3/4 - 4/5 от номинального и включим последовательно реостат величиной порядка 0.3 – 0.5 номинального значения, т.е. примерно 27 кОм (постоянный) и 10 кОм (реостат) соответственно.

Аналогично поступим и с разрядным резистором: 55 кОм постоянный и 20 кОм реостат.

Т.е. $R_{\text{заряд}} = R_2 + R_5 (\text{var}) = 27 \text{ кОм} + 10 \text{ ком (var)}$,

$R_{\text{разряд}} = R_1 + R_4 (\text{var}) = 56 \text{ кОм} + 20 \text{ кОм (var)}$.

2.3.2 Временные диаграммы выходного сигнала таймера



Cursor			
	Channel A	Channel B	Channel C
x1	277.7778m	277.7778m	277.7778m
y1	9.4916m	3.3325	0.0000
x2	722.2222m	722.2222m	722.2222m
y2	8.3781m	1.6685	0.0000
dx	444.4444m	444.4444m	444.4444m
dy	-1.1135m	-1.6640	0.0000
dy/dx	-2.5053m	-3.7440	0.0000
1/dx	2.2500	2.2500	2.2500

Рис 2.22. Временные диаграммы выходного сигнала таймера.

На рисунке диаграммы показаны различными цветами: (выход – вывод 3 – фиолетовый, напряжение на конденсаторе – выводы 2, 6 – зеленый, напряжение на коллекторе разрядного транзистора – вывод 7 – синий). Длительность импульса 0.277 с, период 0.722 с.

2.3.3 Синтез управляющего генератора




Рис. 3.23. Функциональная схема блока CYCLER_UNIT.

Эта ИМС заслуживает детального описания. Она представляет собой прецизионный триггер Шмитта с дополнительными устройствами сброса и разрядом времязадающего конденсатора.

Прецизионный триггер Шмитта имеет на входах компараторы, обеспечивающие его взведение в «1» при подаче на вход 2 (TRI) напряжения ниже $1/3$ от напряжения источника питания. Сброс триггера в «0» производится подачей на вход 6 (THR) напряжения выше $2/3$ от напряжения источника питания. Сброс также может производиться подачей низкого логического уровня на вход 4 (RES). Выход триггера - вывод 3 (OUT). Кроме того, имеется разрядный транзистор, коллектором которого соединен с выводом 7, (DIS). Этот транзистор отпирается при низком уровне на выходе триггера и запирается при высоком.

Кроме того, имеется вывод 5 (CON), к которому подключают блокировочный конденсатор для снижения влияния помех либо оставляют неподключенным.

Напряжение питания ИМС подводится к выводам 1 (GND) – общий узел и 8 (VCC) – положительное постоянное напряжение от +5В до +15В.

Для генерации периодических импульсов ИМС имеет обвязку, состоящую из: времязадающего конденсатора C1; зарядной цепи – резисторов R2, R5 (подстроечного) и диода D1; и разрядной цепи – резисторов R1, R4 (подстроечного), подсоединенной к коллектору разрядного транзистора – выводу 7 (DIS).

Схема не совсем обычна. Ее основное отличие от классической – это наличие диода D1, который позволяет практически независимо регулировать время заряда и разряда конденсатора. Так при заряде (когда разрядный транзистор заперт) ток заряда протекает от положительного полюса источника питания через резисторы R2, R5 и диод D1 к конденсатору, заряжая его. При этом сопротивление R1, R4 зашунтировано низким сопротивлением открытого диода и мало влияет на процесс зарядки конденсатора.

При разряде разрядный транзистор открыт и на его коллекторе напряжение практически равно нулю. Разряд конденсатора C3 происходит через цепь R1, R4 на общий узел (или, что почти то же самое, - на коллектор разрядного транзистора). При этом диод D1 заперт и не влияет на процесс разрядки.

Такая схема позволяет генерировать импульсы, длительность которых может быть как больше, так и меньше половины периода следования, как было предписано заданием. «Классическая» же схема без диода не позволяет генерировать импульсы короче паузы, так как время заряда всегда оказывается большим времени разряда. Это очевидно, так как в отсутствие диода сопротивление $R2+R5+R1+R4$ заведомо выше сопротивления $R1+R4$.




Рис.2.24. Функциональная схема блока STOP_UNIT.

3. Результаты синтеза устройства управления

3.1. Схемная реализация устройства управления (УУ)




Рис. 3.1. Функциональная схема УУ.

Схема включает в себя следующие элементы:

1. JK_COUNTER – блок JK-триггеров, хранящих значение ПСУ;
2. LOGIC_J и LOGIC_K – блоки, формирующие входные сигналы для JK-триггеров в блоке JK_COUNTER. Последний формирует следующие состояние ПСУ с в соответствии с уровнями на входах J и K;
3. CYCLER_UNIT – блок управляемого генератора импульсов;
4. 8 светодиодов Probe для индикации управляющих сигналов триггеров счетчика J0 – J3, K0 – K3;
5. DC 4_15– блок дешифратора;
6. 15 светодиодов Probe, предназначенных для индикации текущего состояния блока DC4_15;
7. DCD_HEX, предназначенный для индикации текущего состояния

ПСУ;

8. Светодиоды Probe для индикации сигналов разрешения ON, тактовых импульсов CLC, состояний START/STOP;

9. Logic Analyzer предназначенный для сбора временных диаграмм сигналов УУ;

10. Digital Clock U67 – генератор цифровой серии, генерирующий импульсы запуска ПСУ. Выход этого элемента соединен с линией SS в блоке управляющего генератора импульсов CYCLER_UNIT. Высокий уровень на данном элементе соответствует началу машинного цикла УУ;

11. RC цепь $R7 = 1 \text{ кОм}$, $C3 = 10 \text{ мкФ}$. Указанная цепь предназначена для формирования сигнала «начальный сброс» (P_RST) при включении питания (в начале симуляции). Этот сигнал сброса подается на входы всех триггеров в УУ и устанавливает их в состояние $Q = \langle 1 \rangle$, $\bar{Q} = \langle 0 \rangle$. Продолжительность низкого логического уровня на выходе данной цепи примерно равна постоянной времени цепи и составляет $t \approx \ln(2) \cdot R7 \cdot C3 \approx 0.7 \cdot 1000 \cdot 10 \cdot 10^{-6} = 7 \text{ мс}$.

12. По окончании этого времени, форма выходного сигнала данной цепи не играет никакой роли.

3.2. Временные диаграммы сигналов устройства управления




Рис.3.2.. Временные диаграммы сигналов устройства управления.

Сигнал SC4/STARTED – значение, снимаемое с вывода 4 Reset таймера LM555, сигнал SC4/STP_COND – сигнал завершения машинного цикла, формируемый блоком STOP_UNIT.

3.3 Работа схемы

Как отмечалось, конденсатор C2 – блокировочный и служит для устранения влияния помех.

Для формирования требуемой полярности импульсов и их клапанирования (разрешить или запретить) служит инвертор U32 и вентиль «2И-НЕ» U4.

Если на верхний по схеме вход этого вентиля подать логический «0», то на выходе его установится уровень «1» независимо от уровня на нижнем по схеме входе (на который подаются импульсы от генератора). Это необходимо для того, чтобы по окончании цикла избежать еще одного заднего фронта при переходе из «1» в «0».

Для обеспечения начального сброса (предустановки) в состояние 1111₂ служит цепь сброса R7, C3. Непосредственно после включения питания конденсатор C3 разряжен, обеспечивая низкий потенциал на входах предустановки схемы. По мере заряда конденсатора потенциал возрастает, пересекает логический порог и далее не влияет на работу схемы вплоть до выключения. Постоянная времени RC – цепи около 10 мс, длительность низкого уровня (ниже логического порога) несколько ниже: 5-7 мс, чего вполне достаточно для обеспечения надежной предустановки всего устройства в начальное состояние.

Кроме установки цифрового устройства в начальное состояние предусмотрена установка в начальное состояние блока тактирования CYCLER_UNIT, который мы сейчас рассмотрим более детально. Пока отметим, что начальное состояние для него означает состояние «выключено», когда оно не вырабатывает тактовые импульсы для цифрового автомата.

Этот блок содержит входные сигналы: P_RST, низкий уровень которого приводит его в начальное (выключенное) состояние; SS – сигнал включения путем кратковременной подачи на него высокого уровня и сигналы состояния цифрового автомата IQ0 – IQ3, соответствующие состояниям выходов блока JK_COUNTER – выходам триггеров Q0 – Q3.

Выходными сигналами являются: CLK – выход импульсов тактирования цифрового автомата; STARTED, высокий уровень которого отвечает режиму счета цифрового автомата, т.е. состоянию, в котором вырабатываются импульсы переключения (а низкий – режиму останова соответственно); STP_COND – сигнал, высокий уровень которого соответствует состоянию «15» = 0Fh, в котором цифровой автомат останавливается и остается до прихода импульса включения на входе SS.

Основу блока CYCLER_UNIT составляет релаксационный генератор прямоугольных импульсов, построенный на базе ИМС многофункционального аналогового таймера NE555 или его аналога, например, отечественного производства типа КР1006ВИ1.

Работой генератора управляет JK – триггер U31A. Он устанавливается в состояние «1» подачей низкого уровня с входа P_RST блока на вход $\sim 1PR$ и в состояние «0» подачей высокого уровня с входа SS через инвертор U35 на вход триггера $\sim 1CLR$. Инвертор можно в принципе опустить, тогда запуск цикла всего устройства будет производиться не положительным, а отрицательным импульсом, т.е. кратковременной подачей «0» на вход SS блока CYCLER_UNIT.

Кроме того, триггер U31A тактируется импульсами от генератора, но в противофазе. То есть запись в триггер происходит между моментами переключения цифрового автомата (для чего понадобился инвертор U32). Это позволило избежать так называемых «логических гонок», при которых практически одновременно изменяются и управляющие сигналы, и сигналы, вызвавшие появление самих управляющих сигналов пуска/останова цикла.

Запись в триггер происходит задним фронтом тактового сигнала. Если

сигнал на входе J низкого уровня, то в триггер записывается «0», так как на входе К постоянно присутствует высокий уровень.

Когда на выходе STOP_sig блока STOP_UNIT появляется высокий уровень, то триггер U31A изменяет свое состояние на противоположное (так как $J = K = \text{«1»}$). Эта ситуация возникает, когда цифровой автомат принимает состояние «15» = 0Fh, соответствующего окончанию цикла.

Упомянутый блок STOP_UNIT генерирует высокий уровень на выходе тогда и только тогда, когда состояние автомата равно «15» = 0Fh, то есть на его выходах присутствует комбинация 1111₂.

Иными словами, блок STOP_UNIT «ловит» состояние окончания цикла переключений цифрового автомата и заставляет триггер U31A переключиться из состояния «0» в состояние «1».

Очевидно, что триггер U31A в состоянии «1» запрещает работу генератора и устанавливает на выходе блока CYCLER_UNIT высокий уровень, а в состоянии «0» - разрешает работу генератора, при этом на выходе блока CYCLER_UNIT периодически появляются импульсы заданной длительности и периода повторения.

Блок STOP_UNIT имеет 4 входа: Q0 – Q3 и один выход STOP_sig. Этот блок состоит из вентиля «4И-НЕ» U36 и инвертора U37, выполняет логическую функцию «4И». Поэтому на его выходе появляется «1» только тогда, когда на всех его входах присутствует «1». Это соответствует состоянию «15»=0Fh цифрового автомата.

Вернемся к общей схеме устройства.

Элемент U67 – это цифровой генератор импульсов запуска устройства. Его период установлен равным 16 Гц. Импульсы длительностью 1 с запускают цикл переключений цифрового автомата, который завершается (состоянием «15» и выключением) раньше момента появления следующего запускающего импульса. Временные диаграммы основных сигналов устройства можно наблюдать на экране цифрового анализатора. Поскольку период тактирования автомата 0.72с

достаточно велик, можно визуально наблюдать этот процесс благодаря двоичным индикаторам (цифровым светодиодам) и 16-ричному 7-сегментному цифровому индикатору.

Заключение

В результате выполненной курсовой работы решены следующие технические задачи:

- выполнен синтез пересчетного устройства(ПСУ);
- выполнен синтез неполного двоичного дешифратора выходных состояний ПСУ;
- разработана схема управляемого генератора, произведен расчет элементов времязадающей цепи генератора;
- разработана схема управления запуском, реализующая микропрограммный принцип построения: «одно состояние – одна микрокоманда»;
- выполнено имитационное моделирование разработанного устройства управления в пакете в системе «Multisim NI 14».

Индивидуальное задание на выполнение курсовой работы выполнено в полном объеме

Список литературы

1. 74ALS74. DataSheet26. [Электронный ресурс]: <http://www.datasheet26.com/circuit/242675/74ALS74-даташит.html> (дата обращения: 18.05.2023).
2. National Instruments Corporation. NI Multisim: User Manual: [Электронный ресурс]. Режим доступа: https://electrical.engineering.unt.edu/sites/default/files/NI_Multisim.pdf (Дата обращения: 18.12.2022)
3. ИС стандартной логики КР1531, КР1533, КР1554. [Электронный ресурс]. Режим доступа: <http://tec.org.ru/board/kr1533tm2/151-1-0-1195> (дата обращения: 18.05.2023).
4. Калустьянц Ж.С. ТРИГГЕРЫ В ЦИФРОВЫХ ЭЛЕКТРОННЫХ СХЕМАХ/Ж.С. Калустьянц, М.А. Хасигов // ШКОЛА НАУКИ. – 2019. – № 7(18). – С.7–9
5. Микросхема 7474. [Электронный ресурс]. Режим доступа: <https://www.microshemca.ru/7474/> (дата обращения: 18.05.2023).
6. Микросхемы ТТЛ. Том 1: Пер. с нем.– М.: ДМК Пресс, 2001. - 384 с.: ил.(Справочник).
7. Таймер 555 описание на русском. Предыстория создания ИС. Появление схемы в отечественной электронике [Электронный ресурс]/halzen. – Режим доступа: <https://halzen.ru/ram/taimer-555-opisanie-na-russkom-predystoriya-sozdaniya-is-poyavlenie.html> (Дата обращения: 18.05.2023)